Fraunhofer-Institut: Kurzbeschreibung Funktions-Controller-ASIC

Rubrik: Produkte/Security-Entwicklung

Hauptvorteil des Funktions-Controller-ASIC ist die geringe Rechenzeit der
DES-Krypto-Baugruppe

(02.10.02) – Ziel am Fraunhofer-Institut war die Entwicklung eines Microcontrollers, der mit Kryptologiefunktionen und Basisbandkomponenten als Zentrale eines Datenfunksender oder -empfängers dienen kann. Auf Grund der ASIC-Implementierung rechenaufwendiger Algorithmen war die Verwendung einer einfachen 8-Bit-CPU und damit Kostenreduktion möglich.

Die Peripherie wurde an gängige RF-Transceiver und Verfahren zur Funkdatenverarbeitung angepasst. RS232-, I²C- und Eindrahtschnittstelle sowie frei verwendbare Ports rundeten das Portfolie dieses Controllers ab.

Mit RESET, Watchdog, Komparator und Takt-PLL sind in der Gesamtheit eine große Zahl an Applikationen realisierbar. Hauptvorteil des Funktions-Controller-ASIC ist die geringe Rechenzeit der DES-Krypto-Baugruppe, die sich bei sicherheitskritischen Anwendungen mit notwendiger Verschlüsselung und maximalen Reaktionszeiten gegenüber Controllern mit hoher Leistungsfähigkeit und damit hohen Kosten bemerkbar macht.

Das 48-Pin-Gehäuse des Microcontroller hat die Außenabmaße 7x7mm. Der Schaltkreis arbeitet bei einer Betriebsspannung von typisch 3,3V und im Temperaturbereich –40 bis +85°C. (ma)

Nachstehendes Blockschaltbild zeigt die Komponenten des Micro-Controllers:

Überblick Funktionsbaugruppen:

Baugruppe	Beschreibung
Kryptologie-Baugruppe	Umsetzung Triple-DES, per Registereinstellung schaltbar
RF-Coder	RF Physical Layer Tx: Senden Manchester-Code oder 11chip-Barkerfolge
RF-Coder	RF Link Layer Tx: FEC-Coding, CRC, Interleaving
RF-DeCoder	RF Physical Layer Rx: Empfang Manchester-Code oder 11chip-Barkerfolge
RF-DeCoder	RF Link Layer Tx: DeInterleaving, CRC, FEC-DeCoding
System Reset	Power On Reset (POR)-Funktion, Überwachung von Betriebsspannungsschwankungen, Auslösen eines RESET bei Unterschreitung der minimalen Versorgungsspannung für einen definierten Zeitraum
Operating Modes	abgestufte power DownModis, frei programmierbar
Spannungsüberwachung	mittels integrierten Komparator, externe Referenz
Oszillator, System Clock Generator	Anschluss 32,768kHz-Uhrenquarz für niedrigen Energieverbrauch, programmierbare interne Taktfrequenz für CPU und Peripherie durch PLL, verschiedene Teilereinstellungen
Programmspeicher	als interner RAM ausgelegt, ein Bootloader sorgt nach POR für das Laden des Programms aus dem externen Programmspeicher (EEPROM) über die I2C-Schnittstelle
Datenspeicher	als interner RAM ausgelegt
Digitale I/O-Ports	16 frei programmierbare I/O-Ports, jeder interruptfähig
Schnittstellen	konfigurierbare UART-Schnittstelle bzw. W-Bus-Controller-Funktionsgruppe
Schnittstellen	konfigurierbare I2C-Schnittstelle, nur Master-Funktion
Timer	1 Systemtimer mit 10ms Auflösung
	1 frei konfigurierbare 16-Bit-Timer
	1 Uhrentimer mit 1s Auflösung
	1 Watch Dog Timer mit frei programmierbarer Watch Dog Time und wahlweise POR oder ISR-Auslösung
Interrupts	verschiedene maskierbare Interrupts, programmierbare Prioritäten, globales Interruptfreigabeflag

Fraunhofer-Institut für Mikroelektronische Schaltungen und Systeme Duisburg - Dresden

Tel. (0351) 8823-238, Fax (0351) 8823-266

E-Mail: Ines.Schedwill@imsdd.fhg.de

Web: www.ims.fhg.de